基準(zhǔn)電壓源[1，2]是模數(shù)轉(zhuǎn)換器（ADC）、數(shù)模轉(zhuǎn)換器（DAC）、線(xiàn)性穩(wěn)壓器和開(kāi)關(guān)穩(wěn)壓器、溫度傳感器、充電電池保護(hù)芯片和通信電路等電路中不可缺少的部分；對(duì)模擬系統(tǒng)而言基準(zhǔn)電壓源的性能直接影響整個(gè)系統(tǒng)的精度和性能；作為A/D、D/A轉(zhuǎn)換器以及通信電路中的一個(gè)基本組件，基準(zhǔn)源始終是集成電路中一個(gè)重要的單元模塊。

　　摘要：為了消除由于晶體管不匹配產(chǎn)生的隨機(jī)失調(diào)對(duì)帶隙基準(zhǔn)源精度的影響，設(shè)計(jì)了一種采用斬波調(diào)制技術(shù)的帶隙基準(zhǔn)電壓源。該方法采用對(duì)稱(chēng)性O(shè)TA的結(jié)構(gòu)來(lái)減小帶隙基準(zhǔn)電壓源的系統(tǒng)失調(diào)，并利用帶隙基準(zhǔn)核心電路中的與絕對(duì)溫度成正比（PTAT）的電流源為OTA提供自適應(yīng)偏置，從而較小了整個(gè)電路的功耗。通過(guò)基于0.35?mCMOS工藝并使用CadenceSpectre工具對(duì)電路進(jìn)行仿真，結(jié)果表明：斬波頻率為100Hz時(shí)，基準(zhǔn)電壓在室溫（27℃）的輸出為1.232V，該帶隙基準(zhǔn)的供電電壓的范圍為1.4～3V；在電壓為3V時(shí)，在-40～125℃溫度范圍內(nèi)的溫度系數(shù)為24.6ppm/℃。

　　關(guān)鍵詞：斬波調(diào)制,帶隙基準(zhǔn)電壓源,高精度帶隙基準(zhǔn),CadenceSpectre

　　0引言

　　它的溫度穩(wěn)定性以及抗噪聲能力是影響到電路精度和性能的關(guān)鍵因素。由于帶隙基準(zhǔn)電路（bandgap）的輸出電壓幾乎不受溫度和電源電壓變化的影響，這就使得片內(nèi)集成的帶隙基準(zhǔn)電壓成了模擬集成電路芯片中不可缺少的關(guān)鍵部件。我們知道，帶運(yùn)算放大器的基準(zhǔn)電路，比不使用運(yùn)算放大器結(jié)構(gòu)的精度更高，系統(tǒng)失調(diào)更小，但是運(yùn)算放大器的隨機(jī)失調(diào)電壓（Vos）對(duì)bandgap的輸出精度的影響很大[3]；運(yùn)算放大器的Vos隨著環(huán)境的溫度和工藝的變化而變化，為了減小運(yùn)算放大器的Vos的影響，我們必須采用一些技術(shù)來(lái)消除這個(gè)Vos。我們通常會(huì)使用微調(diào)（trimming）技術(shù)[4]來(lái)消除Vos的影響，但是這種技術(shù)比較費(fèi)時(shí)、費(fèi)面積和增加成本，并且它不適用于消除由于器件老化引起的失調(diào)。為了克服trimming技術(shù)的缺點(diǎn)，本文使用了斬波技術(shù)來(lái)消除Vos的影響，斬波技術(shù)[5-8]的思想是通過(guò)調(diào)制和解調(diào)，將低頻的噪聲和Vos調(diào)制到高頻處，然后再經(jīng)過(guò)低通濾波器來(lái)消除它們的影響。本文設(shè)計(jì)了一種使用斬波調(diào)制技術(shù)的CMOS帶隙基準(zhǔn)電路來(lái)消除器件失配對(duì)基準(zhǔn)電壓源輸出精度的影響。

　　1帶隙基準(zhǔn)源的工作原理

　　帶隙基準(zhǔn)電壓通過(guò)一個(gè)與絕對(duì)溫度成反比（CTAT）電壓和一個(gè)與絕對(duì)溫度成正比（PTAT）電壓按照一定的比例相加得到的。由于雙極型晶體管的VBE是一個(gè)近似CTAT電壓，我們可以考慮用它來(lái)做帶隙基準(zhǔn)電路，我們知道，如果兩個(gè)雙極晶體管工作在不同的電流密度下，那么他們的基極-發(fā)射極電壓的差值是一個(gè)PTAT電壓[9]。帶隙基準(zhǔn)基本原理是利用VT的正溫度系數(shù)和雙極型晶體管VBE的負(fù)溫度系數(shù)相互抵消，從而獲得一個(gè)與溫度無(wú)關(guān)的基準(zhǔn)電壓。傳統(tǒng)的帶隙基準(zhǔn)電路[10]如圖1所示，雙極型晶體管Q3、Q4和Q6是在標(biāo)準(zhǔn)CMOS工藝中寄生的縱向PNP管。通過(guò)運(yùn)算放大器U1形成的負(fù)反饋，使得節(jié)點(diǎn)VA和VB的電壓相等，從而使得流過(guò)Q1和Q2的電流相等，流過(guò)電阻R1的PTAT電流，通過(guò)Q5鏡像到電阻R2的那條之路，并在那條之路產(chǎn)生我們所需要的帶隙基準(zhǔn)電壓。輸出電壓VBG是PTAT電壓和VEB的和，PTAT電壓是由鏡像Q5的PTAT流過(guò)電阻R2產(chǎn)生的，然后再將這個(gè)電壓加上雙極型晶體管Q6的VEB的電壓，就得到所需要的帶隙基準(zhǔn)電壓，即：

　　（1）

　　當(dāng)運(yùn)放的輸入失調(diào)（Vos）電壓不為0時(shí)，此時(shí)的輸出電壓為：

　　（2）

　　從（2）式可知，只有在Vos很小且與溫度無(wú)關(guān)才能保證VBG的精度和良好的溫度特性。

　　2本文設(shè)計(jì)的帶隙基準(zhǔn)源

　　圖2顯示了斬波放大器[4，11]的各組成部分，該斬波放大器由斬波器1（CH1）、運(yùn)算放大器（A1）斬波器2（CH2）和低通濾波器（LPF）組成。斬波放大器的作用是將我們所需要的Vin和不需要的Vos調(diào)制解調(diào)到不同的頻率處，從而消除失調(diào)電壓Vos的影響。輸入信號(hào)（Vin）被CH1調(diào)制到高頻得到Va，然后Va同低頻的失調(diào)電壓Vos疊加作為運(yùn)算放大器的輸入，A1同時(shí)放大Vos和調(diào)制后的Vin，得到Vb，經(jīng)過(guò)CH2的Vb中的高頻的Vin被解調(diào)到低頻，而Vb中低頻的Vos被調(diào)制到高頻，此時(shí)的Vout經(jīng)過(guò)一個(gè)低通濾波器，就能夠得到不包含Vos的輸出電壓Vlpf。

　　圖1傳統(tǒng)的帶隙基準(zhǔn)電路

　　圖2斬波放大器

　　本文設(shè)計(jì)的使用斬波調(diào)制技術(shù)的帶隙基準(zhǔn)電壓源如圖3所示，M1～M8構(gòu)成啟動(dòng)電路，讓帶隙基準(zhǔn)電路脫離簡(jiǎn)并點(diǎn)的工作在正常的狀態(tài)；M9～M25構(gòu)成斬波放大器放利用斬波技術(shù)消除由于晶體管不匹配造成的隨機(jī)失調(diào)電壓的影響，從而提供帶隙基準(zhǔn)電壓的精度；M13～M16組成的斬波器在斬波放大器的輸入端，該斬波器對(duì)運(yùn)算放大器的差模輸入信號(hào)進(jìn)行調(diào)制；M9～M12組成的斬波器放在實(shí)現(xiàn)雙轉(zhuǎn)單的電流源負(fù)載處，它有兩個(gè)作用，一是對(duì)調(diào)制的輸入進(jìn)行解調(diào)到低頻，二是把晶體管不匹配產(chǎn)生的失調(diào)電壓調(diào)制到高頻；C1作為補(bǔ)償電容，保證環(huán)路的穩(wěn)定性；R1～R3、Q1～Q2構(gòu)成PTAT電流源和帶隙基準(zhǔn)電壓產(chǎn)生電路，同時(shí)用一個(gè)電流鏡鏡像PTAT電源為OTA提供偏置電流源；R4和C2構(gòu)成低通濾波器，濾除調(diào)制到高頻的Vos，獲得我們所需要的基準(zhǔn)電壓Vbg。

　　3仿真結(jié)果分析

　　本文基于0.35?mCMOS工藝，用CadenceSpectre工具對(duì)電路進(jìn)行仿真。基準(zhǔn)電壓隨溫度變化的情況如圖4所示，Vbg在室溫的輸出電壓為1.232V，Vbg的最大變化為5mV，該bandgap的溫度系數(shù)在﹣40～125℃的范圍內(nèi)為24.6ppm/℃；在0～100℃的范圍內(nèi)的溫度系數(shù)為13.7ppm/℃。圖4帶隙基準(zhǔn)電路的溫度特性曲線(xiàn)

　　基準(zhǔn)電壓隨電源電壓的變化情況如圖5所示。

　　圖5帶隙基準(zhǔn)電路隨供電電壓的變化曲線(xiàn)

　　從圖中可以看到，Vdd在0～3V變化的時(shí)候，當(dāng)Vdd到1.4V以后，Vbg趨于穩(wěn)定，由此可以得到該bandgap的最低工作電壓至少可低到1.4V。

　　在相同結(jié)構(gòu)和相同的仿真條件下，將采用斬波調(diào)制技術(shù)的帶隙基準(zhǔn)與不采用斬波調(diào)制技術(shù)的帶隙基準(zhǔn)的輸出進(jìn)行比較，結(jié)果如表1所列，斬波器控制信號(hào)的頻率Fc為100kHz。

　　由表1可知，在不采用斬波調(diào)制技術(shù)的帶隙基準(zhǔn)，運(yùn)算放大器1mV的輸入失調(diào)電壓Vos將會(huì)引起輸入電壓變化12.2mV。而采用了斬波調(diào)制技術(shù)的帶隙基準(zhǔn)電壓的輸出幾乎不受運(yùn)算放大器輸入失調(diào)電壓的影響，只是在理想運(yùn)放的輸出電壓上疊加了一個(gè)頻率為調(diào)制頻率Fc的紋波如圖6所示，紋波的幅值與Vos和低通濾波器的﹣3dB帶寬相關(guān)，Vos越小，紋波的峰峰值越小，低通濾波器的﹣3dB帶寬越小，紋波的峰峰值也越小。我們可以得到，采用了斬波調(diào)制技術(shù)的帶隙基準(zhǔn)的精度比不采用調(diào)制技術(shù)的結(jié)構(gòu)的提高了21倍。這樣隨機(jī)失調(diào)電壓不再是影響基準(zhǔn)源的精度的主要因素，如果要進(jìn)一步提高基準(zhǔn)源的精度，就需要從其他影響基準(zhǔn)電壓精度的因素入手。

　　圖6運(yùn)放輸入端加入5mV的失調(diào)，

　　Fc=100kHz時(shí)，Vbg的瞬態(tài)特性

　　4結(jié)語(yǔ)

　　本文設(shè)計(jì)了一種使用斬波調(diào)制技術(shù)的帶隙基準(zhǔn)，采用對(duì)稱(chēng)性O(shè)TA作為運(yùn)算放大器可以減小帶隙基準(zhǔn)的系統(tǒng)誤差，采用斬波調(diào)制技術(shù)消除了晶體管不匹配造成的隨機(jī)誤差對(duì)輸出電壓精度的影響，同時(shí)本文采用了自適應(yīng)偏置技術(shù)，利用bangap核心電路產(chǎn)生的PTAT電流源為運(yùn)算放大器提供偏置，而無(wú)需再另外設(shè)計(jì)一個(gè)電流源為OTA提供偏置，從而減小了功耗。本文設(shè)計(jì)的基準(zhǔn)源采用標(biāo)準(zhǔn)CMOS工藝，實(shí)現(xiàn)了低壓、高精度的帶隙基準(zhǔn)，適合低壓低功耗的應(yīng)用場(chǎng)合。

　　參考文獻(xiàn)

　　[1]張小瑩.低壓低功耗CMOS帶隙基準(zhǔn)電壓源設(shè)計(jì)[D].西安：西安電子科技大學(xué)，2009.

　　[2]ANNEMAA.Low-powerbandgapreferncesfeatuingDTMOST’S[J].IEEEJournalofSolid-StateCircuits，1999，34（6）：1362-1381.

　　[3]辛?xí)詫帲瑥埨?一種采用斬波技術(shù)的CMOS帶隙基準(zhǔn)電壓源[J].微電子學(xué)，2010，40（5）：723-726.

　　[4]WITTEJF，MAKINWAK，HUISJINGJ.DynamicoffsetcompensatedCMOSamplifiers[M].German：Springer-Verlag，2009.

　　[5]吳春瑜，李德第，付強(qiáng)，等.基于斬波調(diào)制的帶隙基準(zhǔn)電壓源的設(shè)計(jì)[J].半導(dǎo)體技術(shù)，2009，34（5）：408-410，422.

　　[6]劉簾曦，楊銀堂，朱樟明.一種基于斬波調(diào)制的低壓高精度CMOS帶隙基準(zhǔn)源[J].固體電子學(xué)研究與進(jìn)展，2005，25（3）：369-374.

　　[7]王興意，陳怒興.基于斬波運(yùn)放的帶隙基準(zhǔn)電路的實(shí)現(xiàn)[C].第十三屆計(jì)算機(jī)工程與工藝會(huì)議（NCCET09’）論文集，2009.

　　[8]LIULian-xi，YANGYin-tang，ZHUZhang-ming.AhighaccuracybandgapreferencewithchoppedmodulatortocompensateMOSFETmismatch[C]//Proceedingsof200518thInternationalConferenceonVLSIDesign.[S.l.]：IEEEComputerSoclosAlamitos，2005：854-857.

　　[9]RAZAVIB.模擬CMOS集成電路設(shè)計(jì)[M].陳貴燦，程軍，等，譯，西安：西安交通大學(xué)出版社，2002.

　　[10]KUJIKKE.Aprecisionreferencevoltagesource[J].IEEEJournalofSolid-StateCircuits，1973（8）：222-226.